삼성전자 파운드리사업부 정은승 사장이 3일 서울 그랜드 인터컨티넨탈 파르나스 호텔에서열린 '삼성파운드리 포럼 2019 코리아' 행사에서 기조 연설을 하고 있다.(사진=삼성전자)

[테크홀릭] 삼성전자는 3일 서울 그랜드 인터컨티넨탈 파르나스 호텔에서 '삼성 파운드리 포럼 2019 코리아'를 개최하고 삼성의 파운드리 기술력을 바탕으로 국내 팹리스 업체와 파트너가 함께 성장하도록 노력하겠다고 밝혔다. 삼성 파운드리 포럼은 삼성전자가 국내외 팹리스 고객과 파너스들을 초청해 삼성 파운드리의 최신 기술 현황과 응용처별 솔루션을 공유하고 협력관계를 강화하기위해 2016년부터 매년 전세계에서 개최하고 있는 행사다.

이번 포럼에는 작년보다 약 40% 증가한 500명 이상의 팹리스 고객과 파운드리 파트너가 참석했다. 또한 첨단 파운드리 기술 트렌드를 공유하는 전시 부스 운영에도 참여 기업이 2배 가량 증가해, 삼성전자의 '반도체 비전 2030' 선포 이후 높아진 국내 시스템 반도체 업계의 관심을 확인할 수 있었다.
 
삼성전자는 올해 4월, 133조원 투자와 1만 5,000명 고용 창출을 통해 2030년까지 시스템 반도체 글로벌 1위를 달성하겠다는 '반도체 비전 2030'을 선포한 바 있다.

삼성전자는 이번 포럼에서 인공지능(AI), 5G, 전장, IoT 등 4차 산업혁명 시대를 주도할 최신 EUV(Extreme Ultra Violet, 극자외선)공정 기술부터 저전력 FD-SOI, 8인치 솔루션까지 폭 넓은 파운드리 포트폴리오를 소개했다.

삼성전자 파운드리사업부 정은승 사장은 기조연설에서 "삼성전자는 반도체 불모지에서 사업을 시작해 역경을 딛고 업계 1위에 오른 경험이 있다.”며, “파운드리 분야의 최고를 향한 여정도 쉽지 않겠지만 난관을 헤치고 함께 성장해 나갈 수 있게 관심과 응원을 부탁 드린다"고 말했다.

또한 "국내 팹리스 기업들이 신시장을 비롯한 다양한 분야에서 활약할 수 있도록 디자인 서비스, 제조, 패키지 등 개발부터 양산까지 협력 생태계를 활성화해 시스템 반도체 산업 발전에 기여하겠다" 고 밝혔다.

삼성전자는 국내 중소 팹리스 기업들의 수요가 높은 8인치 웨이퍼 공정과 오랜 기간 고객들로부터 검증이 완료된 12인치 웨이퍼 공정 등 업계 최고 수준의 기술력을 통해 고객의 다양한 요구를 만족시키고자 노력하고 있다.

팹리스 반도체 업체 텔레칩스의 이장규 대표는 “올해 스무살이 된 텔레칩스는 삼성의 파운드리 기술 발전과 함께 성장해 왔다고 해도 과언이 아니다”며, “뛰어난 제품으로 시장 경쟁력을 더욱 높여 가기 위해 현재 협력 중인 14나노에 이어 10나노미터 이하 미세 공정에서도 탄탄한 협력을 이어 나갈 계획이다”라고 말했다.

삼성전자는 국내 팹리스 기업에게 7나노 이하 EUV 기반 초미세 공정도 적극 제공해 차세대 첨단 제품 개발을 지원함으로써 국내 시스템 반도체 산업의 경쟁력 확보에도 기여해 나갈 계획이다.

또한 팹리스 고객들이 삼성의 파운드리 공정 기술과 서비스를 보다 쉽게 활용할 수 있도록 반도체 디자인하우스(반도체 설계업체가 제품을 설계하면 이를 파운드리 서비스를 활용해 제조할 수 있도록 칩 디자인을 지원하는 역할을 한다)를 비롯해 설계자산(IP), 자동화 설계 툴(EDA), 조립테스트(OSAT)까지 국내 파운드리 파트너들과 협력을 확대해 나갈 예정이다.

한편 삼성전자는 2019년 4월, 저전력 28나노 FD-SOI 공정 기반 eMRAM 솔루션 제품과 EUV 노광 기술을 적용해 성능과 수율을 높인 7나노 핀펫 제품을 출하와 차세대 5나노 공정 개발을 공개하는 등 파운드리 기술을 선도하고 있다.

EUV 노광 기술이란 최근 반도체 공정이 10나노 이하로 접어들면서 불화아르곤(ArF) 광원을 사용하는 기존의 노광 공정은 한계에 이르렀다. EUV는 불화아르곤을 대체할 수 있는 광원으로 파장의 길이가 기존 불화아르곤의 1/14 미만에 불과해 보다 세밀한 반도체 회로 패턴 구현에 적합하고, 복잡한 멀티 패터닝 공정을 줄일 수 있어 반도체의 고성능과 생산성을 동시에 확보할 수 있는 장점이 있다.

특히 전류가 흐르는 통로인 원통형 채널(Channel) 전체를 게이트(Gate)가 둘러싸 전류의 흐름을 더 세밀하게 제어할 수 있는 차세대 트랜지스터 구조의 3나노 GAE(3나노 Gate-All-Around Early) 공정 설계 키트(PDK v0.1, Process Design Kit)를 팹리스 고객에게 배포하기도 했다.

이승필 기자  thtower1@techholic.co.kr

<저작권자 © 테크홀릭, 무단 전재 및 재배포 금지>