»ó´Ü¿©¹é
HOME ´º½º¡¤Á¤Ã¥
¼­¹ö¿¡ FPGA¸¦¡¦MS ÇÁ·ÎÁ§Æ® ijÅÍÆÞÆ®




FPGA(Field-Programmable Gate Array) Ŭ·¯½ºÅÍ·Î ±¸¼ºÇÑ ÄÄÇ»ÅÍ°¡ µà¾óÄÚ¾î CPU 2,000°³ ºÐ·®¿¡ ÇÊÀûÇÏ´Â ¼º´ÉÀ» ¹ßÈÖÇÑ´Ù´Â ¾ê±â°¡ ÀÖÁö¸¸ ¸¶ÀÌÅ©·Î¼ÒÇÁÆ®°¡ FPGA¸¦ žÀçÇÏ´Â ÇÁ·ÎÁ§Æ® ijÅÍÆÞÆ®(Project Catapult)¸¦ ÃßÁø ÁßÀ̶ó°í ÇÑ´Ù.

ÇÁ·ÎÁ§Æ® ijÅÍÆÞÆ®´Â ¸¶ÀÌÅ©·Î¼ÒÇÁÆ®ÀÇ °Ë»ö¿£ÁøÀÎ ºù(Bing), Ŭ¶ó¿ìµå ¼­ºñ½ºÀÎ ¾ÖÀú(Azure) °°Àº »ç¾÷À» ÁøÇàÇϱâ À§ÇÑ °ÍÀÌ´Ù. Áö³­ 2010³â ºù Àε¦½Ì ¼­ºñ½º ¼Óµµ¸¦ FPGA¸¦ ÀÌ¿ëÇØ ³ôÀÌ·Á´Â ¿¬±¸°¡ ÀÌ·ïÁ³°í 2011³â ½ÇÁ¦·Î ¾î¶»°Ô FPGA¸¦ ÀÌ¿ëÇÒÁö ¹®Á¦ ÇØ°áÀ» À§ÇØ ¼ÒÇÁÆ®¿þ¾î ¿£Áö´Ï¾î µîÀÌ ÇÁ·ÎÁ§Æ®¿¡ ´Ù¼ö ÇÕ·ùÇß´Ù. À̾î 2012³â 1632 ¼­¹ö¿¡ FPGA¸¦ žÀç, À̵éÀ» º¸Á¶ ³×Æ®¿öÅ©·Î ¿¬°áÇÑ ÆÄÀÏ·µ ¹öÀüÀ» ¸¸µé¾ú´Ù.

ÀÌ¿¡ µû¶ó ÁÁÀº °á°ú°¡ ³ª¿À¸é¼­ Á¦Ç°È­ÀÇ ±æÀÌ ¿­·È°í ¸¶ÀÌÅ©·Î¼ÒÇÁÆ®´Â ÇöÀç ÁøÇà ÁßÀÎ ºÐ»êÇü ¼³°è·Î ¸¸µç °ÅÀÇ ¸ðµç ¸¶ÀÌÅ©·Î¼ÒÇÁÆ® µ¥ÀÌÅͼ¾ÅÍ ³» ¼­¹ö¿¡ FPGA¸¦ ÅëÇÕÇÒ ¿¹Á¤À̶ó°í ÇÑ´Ù. °³º° Ŭ·¯½ºÅÍ°¡ ¾Æ´Ï¶ó µ¥ÀÌÅͼ¾ÅÍ ¼­¹ö¿¡ ÀÖ´Â FPGA¸¦ ÅëÇÕÇÏ¸é °÷°÷¿¡ °¡¼Ó ±¸Á¶°¡ »ý±ä´Ù. À籸¼º °¡´ÉÇÑ À¶Å뼺 ÀÖ´Â °¡¼Ó ±¸Á¶ÀÎ ¸¸Å­ ´ÜÀÏ ¼­ºñ½º¿¡ ¼öõ °³¿¡ À̸£´Â FPGA¸¦ ÀÌ¿ëÇÒ ¼öµµ ÀÖ¾î À¯¿¬¼ºÀÌ ¶Ù¾î³ª´Ù. ÀÌ¹Ì ÇÁ·ÎÁ§Æ® ijÅÍÆÞÆ®´Â ÀÏ¹Ý CPU¸¦ ÀÌ¿ëÇÑ °Íº¸´Ù ºñ¿ë Àý°¨ È¿°ú´Â 30%, ÀýÀüÀº 10%¿¡ ¼º°øÇÑ »óŶó°í ÇÑ´Ù.

¸¶ÀÌÅ©·Î¼ÒÇÁÆ®°¡ 2014³â ¿Â¶óÀÎ ºÐ¾ß Çϵå¿þ¾î¿¡ ÅõÀÔÇÑ ¿¹»êÀº ¿¬°£ 50¾ï ´Þ·¯¿¡¼­ 60¾ï ´Þ·¯ ±Ô¸ð¿´´Ù°í ÇÑ´Ù. ÇÏÁö¸¸ »çƼ¾Æ ³ªµ¨¶ó°¡ CEO¿¡ ¿À¸£¸é¼­ ÀÌ »ç¾÷À» ÃÖ¿ì¼± °úÁ¦·Î ÀνÄÇÏ°í ÃßÁøÇß´Ù°í ÇÑ´Ù. ¶Ç FPGA¸¦ Á¦Á¶ÇÏ´Â °Ç ¾ËÅ׶ó. ¾ËÅ×¶ó°¡ Áö³­ÇØ ÀÎÅÚ¿¡ Ĩ Á¦Á¶»ç·Î´Â »ç»ó ÃÖ°í°¡ÀÎ 167¾ï ´Þ·¯¿¡ Æȸ° °Íµµ ÀÌ·± È帧¿¡ µû¸¥ °ÍÀ̶ó°í ÇÒ ¼ö ÀÖ´Ù. ¸¶ÀÌÅ©·Î¼ÒÇÁÆ®´Â ¾ÕÀ¸·Î ÇÁ·ÎÁ§Æ® ijÅÍÆÞÆ®°¡ 2030³â±îÁö ÀÚ»ç ½´ÆÛÄÄÇ»ÅÍ ¿¬»ê ´É·Â Çâ»ó¿¡ ±â¿©ÇÒ °ÍÀ¸·Î º¸°í ÀÖ´Ù. °ü·Ã ³»¿ëÀº ÀÌ°÷¿¡¼­ È®ÀÎÇÒ ¼ö ÀÖ´Ù.

À̼®¿ø ±âÀÚ  lswcap@techholic.co.kr

<ÀúÀÛ±ÇÀÚ © Å×ũȦ¸¯, ¹«´Ü ÀüÀç ¹× Àç¹èÆ÷ ±ÝÁö>

À̼®¿ø ±âÀÚÀÇ ´Ù¸¥±â»ç º¸±â
Àαâ±â»ç
Ãßõ±â»ç
±â»ç ´ñ±Û 0°³
Àüüº¸±â
ù¹ø° ´ñ±ÛÀ» ³²°ÜÁÖ¼¼¿ä.
¿©¹é
¿©¹é
Àç¹ÌÀÖ´Â Å×Å©¿ùµå ¼¼»ó
¿©¹é
¿©¹é
¿©¹é
¿©¹é
¿©¹é
¿©¹é
¿©¹é
Back to Top