반도체 집적도는 2년마다 2배로 증가한다는 반도체 혁신 성장 속도를 예측한 무어의 법칙은 조만간 죽음을 맞이하는 것으로 알려져 있다. 무어의 법칙을 제창한 인텔 공동 창업자 고든 무어도 트랜지스터가 원자 수준까지 작아지면 한계에 도달한다고 말한 바 있다.

이런 이유로 주요 반도체 기업은 2020년까지 EUV 리소그래피(EUV Lithography) 실용화를 진행 중이다. 이에 따라 앞으로 몇 년 안에 무어의 법칙 한계를 극복할 가능성이 나오고 있다.

반도체 회로를 웨이퍼에서 제조할 때의 배선폭을 제조공정이라고 한다. 최소 가공치수에 따라 CPU를 14nm나 22nm 세대 등으로 분류하기도 한다. 그런데 인텔의 경우 차세대 모델인 제조공정 10nm 세대 개발이 지연되면서 캐논레이크(Cannonlake)의 등장 시기도 2017년이 될 전망이다. 하지만 주요 반도체 기업이 주목하고 잇는 EUV 리소그래피라는 기술이 실용화되면 무어의 법칙에 따라 개발 일정을 맞출 수 있게 될 것으로 전망된다.





EUV 리소그래피는 극자외선, 짧은 파장 레이저를 이용한 리소그래피 기술이다. 이를 통해 기존 기술로는 가공이 어려운 20nm 이하 크기로 반도체 가공을 할 수 있다. 실용화된다면 집적회로 밀도는 2배 이상이 될 것이라고 한다.

EUV 리소그래피 레이저를 실용화하려면 250W 이상 출력을 유지해야 한다. 올초 네덜란드 반도체 제조사인 ASML은 연구소 환경이긴 하지만 200W 출력을 달성했다고 한다.

EUV 리소그래피를 생산라인에 통합하는 미래가 머지 않다고 말한다. 2018년에는 인텔과 TSMC가 EUV 리소그래피를 실용화할 수 있는 가능성이 있다는 것. 글로벌파운드리는 2018년 7nm 세대 제조를 EUV 리소그래피 없이 계획 중이지만 준비가 끝나면 EUV 리소그래피를 통합하게 될 것이다. 또 5nm 세대 생산라인의 경우 TSMC가 2020년 EUV 리소그래피를 채택할 전망이다. 관련 내용은 이곳에서 확인할 수 있다.

이석원 기자  lswcap@techholic.co.kr

<저작권자 © 테크홀릭, 무단 전재 및 재배포 금지>